

5.3 寄存器和读/写存储器

5.3.1 寄存器的特点和分类

5.3.2 基本寄存器

5.3.3 移位寄存器

5.3.4 移位寄存器型计数器

5.3.5 读/写存储器

5.3.1 寄存器的特点和分类

在数字电路中，用来存放二进制数据或代码的电路称为**寄存器**。

寄存器：由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放 n 位二进制代码的寄存器，需用 n 个触发器来构成。


按照功能的不同分类：可将寄存器分为基本寄存器和移位寄存器两大类。

- 基本寄存器：只能并行输入，并行输出。
- 移位寄存器：
 - 数据可以在移位脉冲作用下依次逐位右移或左移，
 - 数据可以并行/串行输入、并行/串行输出

按照使用开关元件不同分类：可将寄存器分为TTL寄存器和CMOS寄存器。

5.3.2 基本寄存器

4边沿D触发器



(1) 清零, $\overline{CR}=0$, 异步清零。即有:

$$Q_3^n Q_2^n Q_1^n Q_0^n = 0000$$



(2) 送数, $\overline{CR}=1$ 时, CP 上升沿送数。即有:

$$Q_3^{n+1} Q_2^{n+1} Q_1^{n+1} Q_0^{n+1} = D_3 D_2 D_1 D_0$$

(3) 保持, 在 $\overline{CR}=1$ 、 CP 上升沿以外时间, 寄存器内容将保持不变。

双4位锁存器 74116

芯片中集成了两组彼此独立的4位D锁存器




输 入						输 出				注
$\overline{CR}$	$\overline{LE}_A + \overline{LE}_B$	D_0	D_1	D_2	D_3	Q_0^{n+1}	Q_1^{n+1}	Q_2^{n+1}	Q_3^{n+1}	
0	×	×	×	×	×	0	0	0	0	清零
1	0	d_0	d_1	d_2	d_3	d_0	d_1	d_2	d_3	送数
1	1	×	×	×	×	保持				

(1) **清零**, $\overline{CR} = 0$, 异步清零。即有: $Q_3^n Q_2^n Q_1^n Q_0^n = 0000$

(2) **送数**, $\overline{CR} = 1$ 时, 只要 $\overline{LE}_A + \overline{LE}_B = 0$, 输入端的数码 $D_0 D_1 D_2 D_3$ 就立即被送入寄存器中。即有: $Q_3^{n+1} Q_2^{n+1} Q_1^{n+1} Q_0^{n+1} = D_3 D_2 D_1 D_0$

(3) **保持**, 在 $\overline{CR} = 1$, $\overline{LE}_A + \overline{LE}_B = 1$ 时, 寄存器内容将 保持不变。

4×4寄存器阵列74170、74LS170



1. 写入功能

当写入时钟信号 $\overline{EN}_W=0$

$A_{W1}A_{W0}=00$ 时, $D_0\sim D_3$ 值被送入 $FF_{00}\sim FF_{03}$, 即 $Q_{00}'^{n+1}\sim Q_{03}'^{n+1}=d_0\sim d_3$

$A_{W1}A_{W0}=01$ 时, $D_0\sim D_3$ 值被送入 $FF_{10}\sim FF_{13}$, 即 $Q_{10}'^{n+1}\sim Q_{13}'^{n+1}=d_0\sim d_3$

$A_{W1}A_{W0}=10$ 时, $D_0\sim D_3$ 值被送入 $FF_{20}\sim FF_{23}$, 即 $Q_{20}'^{n+1}\sim Q_{23}'^{n+1}=d_0\sim d_3$

$A_{W1}A_{W0}=11$ 时, $D_0\sim D_3$ 值被送入 $FF_{30}\sim FF_{33}$, 即 $Q_{30}'^{n+1}\sim Q_{33}'^{n+1}=d_0\sim d_3$

2. 读出功能

当读出时钟信号 $\overline{EN}_R=0$

$A_{R1}A_{R0}=00$ 时, 字 W_0 值被读出, 即 $Q_0\sim Q_3=Q_{00}'^{n+1}\sim Q_{03}'^{n+1}$

$A_{R1}A_{R0}=01$ 时, 字 W_1 值被读出, 即 $Q_0\sim Q_3=Q_{10}'^{n+1}\sim Q_{13}'^{n+1}$

$A_{R1}A_{R0}=10$ 时, 字 W_2 值被读出, 即 $Q_0\sim Q_3=Q_{20}'^{n+1}\sim Q_{23}'^{n+1}$

$A_{R1}A_{R0}=11$ 时, 字 W_3 值被读出, 即 $Q_0\sim Q_3=Q_{30}'^{n+1}\sim Q_{33}'^{n+1}$

3. 禁止功能


当 $\overline{EN}_W=1$ 时, 数码输入被禁止, 内部存储矩阵保持状态不变

当 $\overline{EN}_R=1$ 时, 数码输出被禁止, 各输出端均为高电平, 即 $Q_0\sim Q_3=1$

5.3.3 移位寄存器

单向移位寄存器


并行输出



时钟方程: $CP_0 = CP_1 = CP_2 = CP_3 = CP$

驱动方程: $D_0 = D_i, D_1 = Q_0^n, D_2 = Q_1^n, D_3 = Q_2^n$


状态方程: $Q_0^{n+1} = D_i, Q_1^{n+1} = Q_0^n, Q_2^{n+1} = Q_1^n, Q_3^{n+1} = Q_2^n$




输入		现态				次态				说明
D_i	CP	Q_0^n	Q_1^n	Q_2^n	Q_3^n	Q_0^{n+1}	Q_1^{n+1}	Q_2^{n+1}	Q_3^{n+1}	
1	↑	0	0	0	0	1	0	0	0	连续输入 4个1
1	↑	1	0	0	0	1	1	0	0	
1	↑	1	1	0	0	1	1	1	0	
1	↑	1	1	1	0	1	1	1	1	

设移位寄存器的初始状态为0000，串行输入数码 $D_i=1101$ ，从高位到低位依次输入。

右移寄存器的时序图：






时钟方程: $CP_0 = CP_1 = CP_2 = CP_3 = CP$

驱动方程: $D_0 = Q_1^n, D_1 = Q_2^n, D_2 = Q_3^n, D_3 = D_i$

状态方程: $Q_0^{n+1} = Q_1^n, Q_1^{n+1} = Q_2^n, Q_2^{n+1} = Q_3^n, Q_3^{n+1} = D_i$




输入		现态				次态				说明
D_i	CP	Q_0^n	Q_1^n	Q_2^n	Q_3^n	Q_0^{n+1}	Q_1^{n+1}	Q_2^{n+1}	Q_3^{n+1}	
1	↑	0	0	0	0	0	0	0	1	连续输入 4个1
1	↑	0	0	0	1	0	0	1	1	
1	↑	0	0	1	1	0	1	1	1	
1	↑	0	1	1	1	1	1	1	1	

单向移位寄存器的主要特点

- 单向移位寄存器中的数码，在 CP 脉冲操作下，可以依次右移或左移。
- n 位单向移位寄存器可以寄存 n 位二进制代码。 n 个 CP 脉冲即可完成串行输入工作，此后可从 $Q_0 \sim Q_{n-1}$ 端并行输出的 n 位二进制数码，再用 n 个 CP 脉冲又可实现串行输出操作。
- 若串行输入端状态为0，则 n 个 CP 脉冲后，寄存器便被清零。

双向移位寄存器

把左移和右移移位寄存器组合起来，加上移位方向控制信号，便可构成双向移位寄存器。



$$\begin{cases} Q_0^{n+1} = \overline{M}D_{SR} + MQ_1^n \\ Q_1^{n+1} = \overline{M}Q_0^n + MQ_2^n \\ Q_2^{n+1} = \overline{M}Q_1^n + MQ_3^n \\ Q_3^{n+1} = \overline{M}Q_2^n + MD_{SL} \end{cases}$$


M=0时右移

$$\begin{cases} Q_0^{n+1} = D_{SR} \\ Q_1^{n+1} = Q_0^n \\ Q_2^{n+1} = Q_1^n \\ Q_3^{n+1} = Q_2^n \end{cases}$$

M=1时左移

$$\begin{cases} Q_0^{n+1} = Q_1^n \\ Q_1^{n+1} = Q_2^n \\ Q_2^{n+1} = Q_3^n \\ Q_3^{n+1} = D_{SL} \end{cases}$$

集成双向移位寄存器74LS194




$\overline{CR}$	M_1	M_0	CP	工作状态
0	×	×	×	异步清零
1	0	0	×	保持
1	0	1	↑	右移
1	1	0	↑	左移
1	1	1	↑	并行输入

5.3.4 移位寄存器型计数器

如果把移位寄存器的输出，以一定方式送到串行输入端则可得到一些电路连接简单，编码别具特色，用途广泛的移位寄存器型计数器。

环形计数器



结构特点

$D_0 = Q_{n-1}$ 即将 FF_{n-1} 的输出 Q_{n-1} 接到 FF_0 的输入端 D_0 。


工作原理

电路在输入计数脉冲CP的作用下，可以循环移位一个1，也可以循环移位一个0。

如果选用循环移位一个1，则有效状态是1000、0100、0010、0001；如果选用循环移位一个0，则有效状态是0111、1011、1101、1110。

工作时，应先用启动脉冲将计数器设为有效状态，例如1000，然后才能加CP。这种计数器的缺点是不能自启动。若电路由于某种原因而进入了无效状态，计数器就将一直工作在无效状态，直到重新启动为止。

能自启动的4位环形计数器



状态方程


$$Q_0^{n+1} = \bar{Q}_0^n \bar{Q}_1^n \bar{Q}_2^n$$

$$Q_1^{n+1} = Q_0^n$$

$$Q_2^{n+1} = Q_1^n$$



$$Q_3^{n+1} = Q_2^n$$

状态图



由4位双向移位寄存器
74LS194构成的能自启
动的4位环形计数器

时序图




$\overline{CR}$	M_1	M_0	CP	工作状态
0	×	×	×	异步清零
1	0	0	×	保持
1	0	1	↑	右移
1	1	0	↑	左移
1	1	1	×	并行输入

工作原理: 当启动信号输入一低电平脉冲时, G_2 输出为1, $M_1M_0=11$, 寄存器执行并行输入功能, $Q_0Q_1Q_2Q_3=D_0D_1D_2D_3=0111$ 。

启动信号撤销后, 由于 $Q_0=0$, 使 G_1 输出为1, G_2 输出为0, $M_1M_0=01$, 开始执行右移操作。在移位过程中, G_1 的输入端总有一个为0, 因此总能保持 G_1 的输出为1, G_2 的输出为0, 维持 $M_1M_0=01$, 使移位不断的进行下去。

扭环形计数器



结构特点

$D_0 = \overline{Q_{n-1}^n}$ 即将 FF_{n-1} 的输出 $\overline{Q_{n-1}^n}$ 接到 FF_0 的输入端 D_0 。

状态图

排列顺序: $Q_0^n Q_1^n Q_2^n Q_3^n \rightarrow$

0000 → 1000 → 1100 → 1110

0100 → 1010 → 1101 → 0110

↑ 有效循环 ↓


↑ 无效循环 ↓

0001 ← 0011 ← 0111 ← 1111

1001 ← 0010 ← 0101 ← 1011

有八个有效状态、八个无效状态，不能自启动，工作时应预置0000。

能自启动的4位扭环形计数器



(a) 逻辑图

排列顺序： $Q_0^n Q_1^n Q_2^n Q_3^n$

0000 → 1000 → 1100 → 1110 ← 1101 ← 1010 ← 0100 ← 1001 ← 0010

↑

有效循环

↓

↑

0001 ← 0011 ← 0111 ← 1111

0101 ← 1011 ← 0110

(b) 状态图

扭环形计数器的特点：计数器每次状态变化时仅有一个触发器翻转，因此译码时不存在竞争冒险。其缺点是不能利用触发器的全部状态， n 位扭环形计数器只有 $2n$ 个有效状态，有 $2^n - 2n$ 个状态没有被利用。

最大长度移位寄存器型计数器

- 计数长度 $N=2^n-1$ 的移位寄存器型计数器
- 反馈逻辑用异或门组成
- 全0状态是无效状态

排列顺序:

$Q_0^n Q_1^n Q_2^n$

001 → 100 → 010 → 101

↑

↓

011 ← 111 ← 110

$$D_0 = Q_1 \oplus Q_2$$


实现移位寄存器型计数器自启动的方法

环形、扭环形计数器的基本电路都不能自启动。既要保持原来的有效循环，又要能够自启动，可以按照下面的步骤实现：

- 1、画出基本电路图及其状态图（包括有效循环、无效循环）；
- 2、**修改无效循环中的状态转换关系**，实现状态图的自启动；
- 3、求反馈逻辑；
- 4、画逻辑图。

注意：当基本电路有多个无效循环时，有的无效循环被切断后能够直接引导至有效循环，有的则不能，需要要先引导至另一个无效循环，然后再引导至有效循环，有的甚至需要经过多次引导，才能达到有效状态，构成能够自启动的电路图。

例：设计一个能自启动的3位扭环形计数器。



000 → 100 → 110 → 111 → 011 → 001

↑


010
↓ ↑
101

如何变为能自启动的？


5.3.5 读/写存储器

RAM的结构

- RAM是由许许多多的基本寄存器组合起来构成的大规模集成电路。
- RAM中的每个寄存器称为一个字，寄存器中的每一位称为一个存储单元。寄存器的个数（字数）与寄存器中存储单元个数（位数）的乘积，叫做RAM的容量。
- 按照RAM中寄存器位数的不同，RAM有多字1位和多字多位两种结构形式。
 - 在多字1位结构中，每个寄存器都只有1位，例如一个容量为 1024×1 位的RAM，就是一个有1024个1位寄存器的RAM。
 - 多字多位结构中，每个寄存器都有多位，例如一个容量为 256×4 位的RAM，就是一个有256个4位寄存器的RAM。



容量为256×4 RAM的存储矩阵




这是一个由256个4位寄存器组成的RAM，有1024个存储单元，这些存储单元排成了32行×32列的存储矩阵。

每根行选择线选择一行，每根列选择线选择一个字列。


$Y_1 = 1$, $X_2 = 1$ ，位于 X_2 和 Y_1 交叉处的字可以进行读出或写入操作，而其余任何字都不会被选中。

地址的选择通过地址译码器来实现。地址译码器由行译码器和列译码器组成。
 行、列译码器的输出即为行、列选择线，由它们共同确定欲选择的地址单元。



256×4 RAM存储矩阵中，256个字需要8位地址码 $A_7 \sim A_0$ 。其中高3位 $A_7 \sim A_5$ 用于列译码输入，低5位 $A_4 \sim A_0$ 用于行译码输入。 $A_7 \sim A_0 = 00100010$ 时， $Y_1 = 1$ 、 $X_2 = 2$ ，选中 X_2 和 Y_1 交叉的字单元。

集成2KB×8位RAM6116



$A_0 \sim A_{10}$: 地址码输入端, $D_0 \sim D_7$: 数码输出端。


RAM容量的扩展

位扩展

通常RAM芯片的字长多设计成1位、4位、8位等，当实际的存储器系统的字长超过RAM芯片的字长时，需要对RAM实行位扩展。


位扩展可以利用芯片的**并联方式**实现，即将RAM的地址线、R/W线和片选信号线对应地并接在一起，而各个片芯片的输入/输出（I/O）作为字的各个位线。

输入 / 输出 (I/O) 分开
使用作为字的各个位线



将地址线、读 / 写线和
片选线对应地并联在一起


例、把1024*4的RAM扩展为1024*8的 RAM



字扩展

字数的扩展可以利用外加译码器控制芯片的片选输入端来实现。

例1 将1K*4的RAM芯片扩展为2K*4的存储器系统。



第一片的存储容量为1K*4

地址范围是

A10 A9 A8 A7...A0

0 0 0 00000000 000H

0 1 1 11111111 3FFH

第二片的存储容量为1K*4

地址范围是


A10 A9 A8 A7...A0

1 0 0 00000000 400H

1 1 1 11111111 7FFH

例：8片1K*4位RAM扩展为8K*4位RAM

输入 / 输出 (I/O) 线并联



5.4 顺序脉冲发生器

在数控装置和计算机中，经常需要机器按照人们规定的顺序进行运算和操作。通常采用的方法是用一个顺序脉冲发生器产生**时间上有先后顺序的脉冲**，以实现机器各部分的协调工作。

按电路结构的不同，顺序脉冲发生器可分成计数型和移位型两大类。

计数型顺序脉冲发生器

由按自然态序计数的**二进制计数器和译码器构成**。在CP脉冲的作用下，二进制计数器在有效状态中循环计数，译码器把这些状态翻译出来，就可以得到顺序脉冲。

n位二进制的计数器，经过译码器可以得到 2^n 个顺序脉冲。



顺序脉冲发生器

异步四进制计数器与译码电路构成的顺序脉冲发生器。

译码电路

$$W_0 = \overline{Q_1}^n \overline{Q_0}^n \quad W_1 = \overline{Q_1}^n Q_0^n$$


$$W_2 = Q_1^n \overline{Q_0}^n \quad W_3 = Q_1^n Q_0^n$$



F_0, F_1 构成异步四进制减法计数器。

顺序脉冲发生器

◆计数型顺序脉冲发生器可能出现竞争冒险




当同一个门电路的两个输入信号同时向相反的方向变化时，可能产生冒险。

移位型顺序脉冲发生器


移位型顺序脉冲发生器：由按非自然态序进行计数的移位寄存器型计数器和译码器构成。

- 由环形计数器构成的顺序脉冲发生器


不需要译码器， n 位二进制的环形计数器，可以得到 n 个顺序脉冲




● 能够自启动的环形计数器



状态转换图




输出波形



● 扭环形计数器

如图所示为不能够自启动的扭环形计数器




特点

- 状态利用率比环形计数器高一倍
- 译码逻辑简单且无译码噪声

状态改变时仅有一个触发器翻转，无竞争冒险问题

其状态转换图为：



扭环形计数器构成的顺序脉冲发生器时序图

$$Y_0 = \bar{Q}_0^n \bar{Q}_3^n$$

$$Y_1 = Q_0^n \bar{Q}_1^n$$

$$Y_2 = Q_1^n \bar{Q}_2^n$$


$$Y_3 = Q_2^n \bar{Q}_3^n$$

$$Y_4 = Q_0^n Q_3^n$$

$$Y_5 = Q_1^n \bar{Q}_0^n$$


$$Y_6 = Q_2^n \bar{Q}_1^n$$

$$Y_7 = Q_3^n \bar{Q}_2^n$$



用MSI构成顺序脉冲发生器

把集成计数器和译码器,缓冲寄存器结合起来,可以构成MSI顺序脉冲发生器




缓冲寄存器的输出比译码器的输出滞后一个周期,可以消除竞争冒险。

5.5 可编程逻辑器件


系统设计师们希望自己设计专用集成电路(ASIC)芯片，而且希望ASIC的设计周期尽可能短，因而出现了可编程逻辑器件(PLD)。

PLD基本结构和分类

可编程逻辑器件 (programmable logic device, 简称PLD) 的基本结构是由与阵列和或阵列、再加上输入缓冲电路和输出电路组成的，其中输入缓冲电路可产生输入变量的原变量和反变量，并提供足够的驱动能力。




PLD结构示意图



PLD输入缓冲电路

分类

■按可编程情况分



(a) PROM的阵列结构； (b) PLA的阵列结构； (c) PAL、GAL的阵列结构

分类	与阵列	或阵列	输出电路
可编程只读存储器 PROM	固定	可编程	固定
可编程逻辑阵列 PLA	可编程	可编程	固定
可编程阵列逻辑 PAL	可编程	固定	固定
通用阵列逻辑 GAL	可编程	固定	可组态

- PROM：可编程只读存储器
 - 提供所有最小项，实现标准与或式
 - 芯片大，利用率低，工作速度低
- PLA：可编程逻辑阵列
 - 可以实现最简与或式
 - 缺少高质量的支撑软件和编程工具，价格高，应用不广泛
- PAL：可编程阵列逻辑
 - 速度快，价格低
 - 编程一次性，输出固定不能重新组态
- GAL：通用阵列逻辑
 - 输出可动态组态，使用灵活，应用广泛

■ 按可编程和改写方法分

- 第一代PLD：一次性掩膜编程，生产厂家完成
- 第二代PLD：紫外光擦除，可现场编程
- 第三代PLD：电擦除，可现场编程
- 第四代PLD：在系统现场编程

■ 按组合，时序逻辑分

- 组合电路：PROM，PLA
- 组合，时序电路：GAL，PAL

GAL的基本原理

GAL与PAL的区别：

- ① PAL是PROM熔丝工艺，为一次编程器件，而GAL是**E²CMOS**工艺，可重复编程；
- ② PAL的输出是固定的，而GAL用一个可编程的输出逻辑宏单元（OLMC）做为输出电路。

GAL比PAL更灵活，功能更强，应用更方便，几乎能替代所有的PAL器件。

GAL有五个部分组成：

- ① 输入端
- ② 与阵列部分
- ③ 输出宏单元OLMC
- ④ 系统时钟
- ⑤ 输出三态控制端

GAL举例——GAL16V8的电路结构图

系统时钟输入端，与每个输出宏单元中D触发器时钟输入端相连。因此，GAL器件只能实现同步时序电路。

8个输入端，每个输入端有一个缓冲器，并由缓冲器引出两个互补的输出到与阵列

8个输出逻辑宏单元OLMC，分别对应于12~19引脚。每个宏单元有8个与项的或作为输入，构成64行


8个反馈/输入缓冲器

输出使能缓冲器


可编程与阵列，由8根输入及8根输出各引出两根互补的输出构成32列，与项的变量个数为16

8个三态输出缓冲器

三态控制公共端




输出逻辑宏单元OLMC




4个数据选择器：用不同的控制字实现不同的输出电路结构形式

乘积项数据选择器(2选1) ——PMUX



乘积项数据选择器：根据AC0和AC1(n)决定与逻辑阵列的第一乘积项是否作为或门的一个输入端。只有在AC0和AC1(n)的与非输出为1时，第一乘积项是或门的一个输入端。

输出数据选择器(2选1)——OMUX




OMUX: 根据 $AC0$ 和 $AC1(n)$ 决定OLMC是组合输出还是寄存器输出模式


三态数据选择器(4选1)——TSMUX

AC0 AC1(<i>n</i>)	TX (输出)	三态缓冲器的工作状态
0 0	V _{CC}	工作
0 1	地电平	高阻
1 0	OE	OE=1, 工作 OE=0, 高阻
1 1	第一乘积项	1, 工作 0, 高阻

三态数据选择器受AC0和AC1(n)的控制，用于选择输出三态缓冲器的选通信号。可分别选择 V_{CC} 、地、OE和第一乘积项。



反馈数据选择器(4选1)——FMUX



FMUX:

根据AC0和AC1(n)的不同编码,使反向传输的电信号也对应不同。

■ OLMC 的输出组态

- Syn=1, GAL无寄存器输出
- Syn=0, GAL至少一个寄存器输出

SYN	$AC0$	$AC1(n)$	PTMUX	TSMUX	FMUX	OMUX	组态
0	1	0	P_1	OE	$\bar{Q}$	Q	时序电路寄存器输出
0	1	1	0	P_1	$I/O(n)$	D	时序电路中的组合 I/O 输出
1	0	0	P_1	1	0	D	组合电路专用输出
1	0	1	$P1$	0	$I/O(m)$	D	组合电路专用输入三态门禁止
1	1	1	0	$P1$	$I/O(n)$	D	组合电路双向 I/O 端